天使蜜粉饼2023有***货吗

1. 芯片的研发尺寸到一纳米之后怎么办，是不是要另寻出路？

芯片的研发尺寸到一纳米之后怎么办，是不是要另寻出路？

单晶硅不会也没有必要做到1纳米。

我们常说的5nm工艺、7nm工艺，其中的5nm、7nm并不代表我们实际做出来的芯片上有5nm、7nm的尺寸。（FinFET工艺前，这个纳米指的是最小沟道长度，FinFET工艺后，这个纳米变成一个等效的数值）

会不会有1nm工艺？我个人认为大概率不会有，因为成本和收益不匹配。1nm工艺结点，首先EUV是没得跑了，EUV和DUV最大区别是EUV必须保证整个光刻环境是真空（因为空气对EUV波段是不透明的），这导致成本剧增。刻蚀等工艺也是比较大的挑战，并且继续缩小晶体管尺寸还会遇到很多问题，例如掺杂的涨落，栅氧厚度的涨落可能更加明显，导致器件variation变大。现在芯片上很多问题已经不是集成度的问题了，例如功耗密度、可重构、能耗等。这也只是我的看法，某些大牛认为至少会到0. 1nm结点。

如果我们工艺最后停在了5nm，后续应该怎么发展芯片产业？这其实是个很大的课题：后摩尔时代的产业走向。现在还处于探索阶段，不过针对现在芯片中的痛点，半导体工艺还是有很多有趣的方向：1、继续缩小晶体管尺寸，硅基晶体管已经走到了极限，研究倾向于二维材料与纳米线材料，比较成熟的有MoS2和碳纳米管等。MoS2已经可以做1nm的晶体管（物理尺寸，有可能记错了）。2、瞄准低功耗应用，硅晶体管的亚阈值摆幅有一个物理极限60mv/dec，有些材料具有更低的亚阈值摆幅，可以更快关断，在开关过程中，能耗更低。3、片上存储研究，这其实是个比较重要的领域，CPU中大面积都被SRAM占据，如果在CPU中嵌入一种高密度，还不占面积，且速度匹配SRAM的存储器件，将极大提高CPU性能。4、新计算体系研究（器件），传统计算系统是数字的，冯洛伊曼架构。这个系统在大数据时代其实是有它的局限的：冯洛伊曼瓶颈。现在有研究把计算和存储器件合二为一，存储和器件放在一起，所谓存算一体。5、类脑计算架构，从器件上模拟人脑的机制，达到高效计算的目的。6、三维集成，传统芯片只在一个平面上做器件，锤直方向的空间其实是浪费了的。典型案例有2D NAND到3D NAND，技术有TSV、M3D等。

当然后摩尔时代，不光工艺可以进步，芯片设计也可以大有作为，设计新架构和计算体系，充分利用工艺。

从目前的芯片制程技术上来看，1nm（纳米）确实将近达到了极限！为什么这么说呢？芯片是以硅为主要材料而制造出来的，硅原子的直径约0.23纳米，再加上原子与原子之间会有间隙，每个晶胞的直径约0.54纳米（晶胞为构成晶体的最基本几何单元）！1纳米只有约2个晶胞大小。

1纳米单位到底有多小？

纳米也属于长度单位，可能很多人不了解它到底有多小？毫米（mm）、厘米(cm)、米(m)大家都比较熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。单位长度由大到小排列依次为：米(m)、分米（dm）、厘米（cm）、毫米（mm）、微米（μm）、纳米（nm），1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相当于1米平均分成10亿份！每一份为1nm。

芯片工艺突破到1nm到底有多难？

目前国际上比较成熟的芯片工艺为7nm，7nm芯片已经实现量产阶段，而且正在向5nm技术突破，马上就可以实现量产！比如台积电，作为全球最大的半导体代工厂，目前可以量产7nm芯片，受美国要求禁止台积电为华为提供芯片之后，台积电接受美国邀请，打算投资120亿美元在美国建厂，用于生产5nm芯片！***2021年开始动工，3年后可实现量产！

而我国目前可实现量产的芯片工艺为14nm，这是由于我国半导体行业起步较晚的缘故，由于受到美国的打压才开始重视！在国家大力支持下拼命追赶才慢慢缩小差距，别看如今可以实现14nm芯片量产，我国半导体技术与国际先进水平相比还是有很大差距的，这个差距至少得10年左右的之间才有可能赶上，只要是我国半导体技术储备较少，只能靠自己摸索前进！目前生产出来的芯片成功率低、价格高、性能差！不过好在起码目前大部分的芯片都可以实现自主生产，不用看别人的眼色！

芯片工艺每减少1nm其制造难度呈几何倍数增长，从7nm到1nm还有很长的路要走！想要实现1nm突破并没有那么容易！当有一天芯片制程达到极限之后，人们就会想别的办法改善芯片的性能，或者另开辟一条新的途径继续前进！

以上是本人的观点，大家有什么看法？欢迎留言~